researcher / André Seznec

André Seznec

at_id:

orcid_id:

Disciplines:

Applied sciences
Computer sciences
Edit Merge See Links

Thesis:

Contribution a l'etude d'un multiprocesseur fortement pipeline

Directed Thesis:

Towards compression at all levels in the memory hierarchy
Compressed cache layout aware prefetching
Advanced speculation to increase the performance of superscalar processors
Revisiting Wide Superscalar Microarchitecture
Adaptive and intelligent memory systems
Transforming TLP into DLP with the dynamic inter-thread vectorization architecture
Intercepting functions for memoization
Increasing the performance of superscalar processors through value prediction
Modeling performance of serial and parallel sections of multi-threaded programs in many-core era
Exploiting heterogeneous many cores on sequential code
Améliorer la performance séquentielle à l’ère des processeurs massivement multicœurs
Architecture multi-coeurs et temps d'exécution au pire cas
Behavioral Application-dependent superscolor core modeling
Throughput-oriented analytical models for performance estimation on programmable hardware accelerators
Blocs nuls dans la hiérarchie mémoire
Gestion consciente du contenu de la hiérarchie mémoire
Etude de l'exécution dynamique et / ou spéculative et des processeurs enfouis : un cas d'étude de l'architecture découplée
Architecture et bits significatifs
Vers une nouvelle architecture des processeurs superscalaires à éxécution dynamique
L' exécution dans le désordre des jeux d'instructions prédiquées
Etude, realisation et application d'une plate-forme de collecte de traces d'execution de programmes
Optimisations logicielles de la localite : le placement precis des donnees en memoire
Chargement des instructions sur les processeurs superscalaires
Infrastructures et strategies de compilation pour parallelisme a grain fin
Etude du parallelisme monolithique : cas du multiflot simultane
Optimisation du pipeline sur les processeurs monocomposants