researcher / Alain Greiner

Alain Greiner

at_id:

orcid_id:

Disciplines:

Applied sciences
Computer sciences
Edit Merge See Links

Thesis:

F-risc : machine risc modulaire integrant une unite flottante. methodologie de conception du jeu d'instructions aux dessins des masques
Principe, modele et realisation d'un serveur de coherence dans un environnement de conception vlsi multi-utilisateurs et multi-machines
Evaluation et aide d'approches adaptatives. Extensions nouvelles aux filtres qr et multidimensionnels

Directed Thesis:

Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore
Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique
Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation.
Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente
Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce
Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core
Techniques de modélisation transactionnelle en temps distribué avec synchronisation relâchée pour la simulation parallèle d'architectures many-core
Tlmdt : une stratégie de modélisation basée sur temps distribué pour la simulation prallèle de systèmes multi-processeurs intégrés sur puce
Architecture adaptative de mémoire cache exploitant les techniques d'empilement tridimensionnel dans le contexte des multiprocesseurs intégrés sur puce
Détection des pannes franches et reconfiguration automatique dans un micro-réseau intégré sur puce
Modèle de programmation pour applications parallèles multitâches et outil de déploiement sur architecture multicore à mémoire partagée
Contrôleur de cache générique pour une architecture manycore massivement parallèle à mémoire partagée cohérente
Simulation parallèle de systèmes multi-processeurs intégré sur puce modélisé en systemC au niveau transactionnel
Conception d'un système d'exploitation supportant nativement les architectures multiprocesseurs hétérogènes à mémoire partagée
Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puces
Modélisation SystemC d'architectures multi-processeurs intégrées sur puce au niveau transactionnel avec représentation du temps
Conception et implantation d'un micro-réseau sur puce avec garantie de service
Coriolis : une plate-forme ouverte pour l'évaluation de flots de conception VLSI fortement intégrés
Communications matérielles / logicielles dans les systèmes sur puces multi-processeurs orientés télécommunications
Définition et implantation d'un langage de conception de composants analogiques réutilisables
Implémentation matérielle d' un micro-réseau SPIN à 32 ports
Modélisation et stimulation rapide au niveau cycle pour l'exploration architecturale de systèmes intégrés sur puce
Diagrammes de décision de données pour la vérification de systèmes matériels
Integration d' un micro-réseau à commutation de paquets dans un système multiprocesseur à mémoire partagée intégré sur puce
Méthodes de réduction de réseaux RC appliquées aux outils de vérification de circuits submicroniques
Optimisations de la bibliothèque de communication MPI pour machines parallèles de type " grappe de PCs " sur une primitive d'écriture distante
Étude d'une architecture de commutateur ATM haut débit avec respect de la qualité de service
Conception et réalisation d'un noyau de communication bâti sur la primitive d'écriture distante, pour machines parallèles de type "grappe de PCs"
Une méthode d'évaluation et de synthèse des communications dans les systèmes intégrés matériel-logiciel
Conception et realisation d'un controleur reseau programmable pour machine parallele de type grappe de pc
Etude, conception et caractérisation de mémoires Cmos, faible consommation, faible tension en technologies submicroniques
Un réseau d'Interconnexion pour systèmes Intégrés
Simulation de fautes et optimisation des tests de production pour les circuits analogiques avec prise en compte des tolerances
Modelisation et analyse d'une classe d'algorithmes d'ordonnancement pour machines paralleles
Modeles et methodes probabilistes pour l'evaluation de la consommation des circuits integres vlsi
Abstraction fonctionnelle des circuits numériques VLSI avec une méthode formelle basée sur une extraction de réseau de portes
Analyse semantique de descriptions vhdl synchrones en vue de la synthese
Conception d'un routeur integre possedant un tampon central et un mecanisme d'auto-configuration
Analyse temporelle hierarchique des circuits vlsi a tres haute densite d'integration
Abstraction fonctionnelle des composants vlsi
Methode de simulation logico-temporelle de circuits numeriques complexes prenant en compte le front des signaux et les collisions dans le cadre de la simulation mixte analogique-numerique
Mise en oeuvre, evaluation de performances et verification de la validite de topologies et de schemas de routage pour l'aide a la conception de reseaux d'interconnexion pour architectures paralleles
Une methode de test des circuits integres, basee sur un decoupage structurel peu recouvrant
Outils de verification pour circuits vlsi asga mesfet par des methodes d'abstraction fonctionnelle
Une nouvelle methode de simulation par evaluation directe des expressions logiques representees par des graphes : application a des circuits modelises par un sous-ensemble du langage vhdl
Etude et realisation d'une liaison serie a un gigabauds independante du codage des donnees
Conception et realisation d'un routeur de paquets a hautes performances
Etude d'un circuit de serialisation a 3 gbits par seconde en technologie bicmos
Isl : etude et realisation d'un reseau de communication a hautes performances pour machines multiprocesseurs a memoire distribuee
Algorithmes de synthese de circuits programmables bases sur des graphes de decision binaire
Conception et realisation d'un reseau d'interconnexion a faible latence et haut debit pour machines multiprocesseurs
Synthese d'architecture de circuits integres : etude de l'ordonnancement au niveau transfert de registres pour prendre en compte les contraintes temporelles imposees par les bibliotheques d'operateurs disponibles
Synthese logique des circuits vlsi : utilisation d'un compilateur de cellules complexes et optimisation des performances temporelles
Méthode de distribution hiérarchique d'outils de vérification de circuits intégrés VLSI sur un réseau de stations de travail : application à un vérificateur de règles de dessin
Etude architecturale d'un systeme de reconnaissance en ligne de caracteres manuscrits
Realisation de bibliotheques et d'outils logiciels pour la conception de circuits integres sur arseniure de gallium
Synthese d'automates d'etats fini pour les circuits integres vlsi : optimisation du codage par evaluation du cout apres synthese et synthese d'automates a pile
Conception et realisation d'un microprocesseur vliw : architecture interne
Conception et realisation d'un microprocesseur vliw : methodologie de conception et implantation vlsi
Compilation de chemins de donnees optimises pour circuits vlsi
Abstraction fonctionnelle des circuits integres cmos
Outils d'aide au developpement de bibliotheques vlsi portables
Une boite a outils logiciel pour le placement et le routage automatique de schemas electronique
Reseau d'interconnexion pour une machine a passage de messages specialisee dans le traitement d'images
Un generateur parametrable de multiplieur de frequence utilisant des techniques numeriques
Etude et realisation vlsi d'un circuit accelerateur pour la recherche dans les bases de donnees relationnelles respectant la norme sql1
Specification et developpement d'un verificateur de regles de testabilite des circuits vlsi
Implantation vlsi d'un algorithme de code correcteur d'erreurs et validation formelle de la realisation
Quelques modeles d'automates cellulaires pour le traitement d'images
Applications du compactage dans une methodologie de conception optimisee de circuits vlsi
Synthese logique de circuits integres vlsi : utilisation d'un generateur de systeme expert pour la phase de projection structurelle
Synthese logique de circuits integres vlsi : utilisation de graphes de decision binaire dans la phase d'optimisation comportementale
Modelisation des temps de propagation et analyse temporelle statique des circuits integres cmos
Verification automatique des regles de dessin des circuits vlsi : regles formelles, approche hierarchique
Analyse de la performance de systemes electroniques complexes. Composes de circuits vlsi asic utilisant des latches level-sensitive
Des architectures vlsi pipelines pour les algorithmes numeriques a flots de donnees en representations arithmetiques virgule fixe et virgule flottante
Methodologie de conception de microprocesseurs vlsi pour unite centrale de grands systemes : conception physique
Description de routage de blocs fonctionnels vlsi en implantation standard-cell
Methodologie de conception de microprocesseurs vlsi pour unite centrale de grands systemes : conception des parties de controle
Processeur 32 bits en virgule flottante : techniques de validation fonctionnelle, electrique et test a la conception
Developpement de bibliotheques ecl multi-niveaux pour l'enseignement
Conception d'un processeur flottant 32 bits, multi-formats en technologie cmos (algorithmes et architecture)