researcher / Gabrièle Saucier

Gabrièle Saucier

at_id:

orcid_id:

Disciplines:

Computer sciences
Electrical engineering
Edit Merge See Links

Directed Thesis:

Recherche dans des catalogues de composants électroniques virtuels
Méthode et outil de prototypage des systèmes integrés sur FPGAs
Synthèse logique et topologique sur réseaux programmables du type CPLD
Modélisation d'échange d'informations de composants électroniques virtuels
Décomposition technologique sur les réseaux programmables de QuickLogic et ChipExpress
Macrogénération et prédiction temporelle sur les réseaux programmables CPLD
Optimisation et décomposition technologique de circuits intégrés à faible consommation
Optimisation temporelle des réseaux programmables à base de LUT
Spécification et synthèse de systèmes à controle intensif
Optimisation de ROBBDs et applications
Synthèse et décomposition technologique sur réseaux programmables et ASICs
Utilisation des bibliothèques de macro-blocs dans la synthèse de haut niveau et dans la migration technologique
Prototypage automatique d'ASIC sur FPGAs
Utilisation de macro blocs en synthèse VHDL
Synthèse optimisée sur les réseaux programmables de la famille Xilinx
Généralisation des méthodes de scan pour le test des circuits intégrés complexes et application à des circuits critiques en vitesse
Synthèse de contrôleurs complexes avec partitionnement
Test en ligne par analyse de signature : application aux processeurs RISC
Intégration sur tranche d'une architecture massivement parallèle tolérant les défauts de fin de fabrication
Synthèse architecturale de circuits intégrés
Conception d'architectures intégrées de traitement d'image de bas niveau
Synthèse logique sur réseaux programmables
Placement automatique de circuits intégrés
Méthodes de factorisation algébrique dédiées aux circuits intégrés complexes
Architecture intégrée flexible pour réseaux de neurones
Codage d'automates et théorie des cubes intersectants
Approches à base de connaissances pour le test de circuits VLSI : application à la validation de prototypes dans le cadre d'un test sans contact
Méthodes de synthèse optimisée pour compilateurs de silicium
Genarc : un système expert en synthèse d'architecture pour circuits dédiés au traitement du signal
Analyse de signature et test en ligne intégré sur silicium
Conception d'un microprocesseur reconfigurable
Nouvelles méthodes de synthèse logique
Conception d'une mémoire reconfigurable intégrée sur tranche
Conception de microprocesseurs à haut rendement
Contribution à la génération automatique de plans de masse
Conception de PLA CMOS
"hsurf" : un microprocesseur facilement testable pour des applications à haute sûreté de fonctionnement
Synthèse logique à base de règles pour les compilateurs de silicium
Test fonctionnel des circuits intégrés digitaux
Test intégré de processeur facilement testable
Système CADOC : génération fonctionnelle de test pour les circuits complexes