Abstract FR:

Afin d'identifier l'origine du courant de fuite qui se manifeste a l'etat bloquant dans les structures mos en couches minces (tft) realisees dans du silicium polycristallin, deux series de structures n+nn+ ont ete fabriquees avec ce materiau. Les couches deposees en phase vapeur a basse pression (lpcvd) ont ete diversement dopees par implantation ionique. L'analyse des caracteristiques electriques des transistors et de celles de simples couches-temoins ayant subi les memes traitements thermiques que ceux-ci, a permis de montrer le role joue dans la transmission du courant de fuite par la zone fortement perturbee a partir de laquelle croissent les grains columnaires, qui forment la couche active des transistors. Ces resultats montrent que le courant de fuite: reste independant de la polarisation de la grille tant que le niveau de celle-ci reste faible, depend en revanche du dopage et des conditions de depot, ne depend pas de facon significative de l'epaisseur (90 a 300 nm) du film sipoly