Test d'une machine pyramidale massivement parallèle : sphinx
Institution:
Paris 11Disciplines:
Directors:
Abstract EN:
The present work aims to propose a way to test a highly parallel machine for image processing. SPHINX is a cellular pyramidal machine. After a survey concerning the existent test methods and a description of the machine characteristics, we present an Automatic Test Pattern Generator. The SPHINX machine relies on cellular bit serial processing element: a test sequence is first elaborated for a single processor, then a global test is considered. In order not to deal with too many details into the circuit structure, the test has been performed at the functional level, and we considered stuck-at and functional faults. The test program, written in C, reads a structural and functional description of the circuit, then generates the faults and the test sequence and computes the test coverage. We present the functional modelisation of the processing element, and of the associated communications. Results concerning the fault coverage, undetectable, and multiply detected faults are analysed. Finally, the global test of SPHINX is considered and we propose a way to use the test sequence elaborated for one processor to test the complete structure. Two test strategies are proposed. A study of the testability of the machine lead us to present methods allowing testing on a per circuit basis. In conclusion, prospects concerning applications of the method are presented.
Abstract FR:
Ce travail présente une politique de test pour une machine pyramidale dédiée au traitement des images. S. P. H. I. N. X est constituée d'un ensemble de processeurs tableaux dont la taille décroît d'un facteur deux vers les étages supérieurs. Après une étude détaillée sur les possibilités de test existantes et sur les caractéristiques de la machine, nous proposons un Générateur Automatique de Vecteurs de Test. Parce que la machine est cellulaire, chaque cellule est un Processeur Elémentaire qui travaille sur un bit, nous élaborons, dans un premier temps, une séquence de test pour un processeur unique, nous envisagerons un test global de la machine ensuite. Pour ne pas avoir à entrer trop en détails dans la structure du circuit, nous avons fait le choix d'un test fonctionnel ; nous testons les pannes de collage et les pannes fonctionnelles. Le programme de test, écrit en langage C, prévoit la description du circuit, l'écriture du dictionnaire de pannes de pannes et le calcul de la couverture de test. A partir d'une description détaillée du processeur, nous avons défini la modélisation de chacun des modules le constituant ainsi qu'une modélisation possible pour les connexions bidirectionnelles entre le processeur père de l'étage supérieur et les deux processeurs fils de l'étage inférieur. Nous dégageons alors un ensemble de résultats concernant la couverture de pannes obtenue, l'ensemble des pannes indétectables et l'ensemble des pannes qui sont détectées par plus d'un vecteur de test. Enfin nous envisageons le test global de S. P. H. I. N. X: la séquence de test élaborée pour un processeur sera envoyée sur l'ensemble des processeurs. Nous proposons deux possibilités d'organisation. C'est un ensemble de réflexions sur la structure de la machine qui nous oriente vers un test circuit par circuit plutôt qu'un test global effectué étage par étage. Ceci nous amène à faire une étude de la testabilité de la machine. Nous terminons par une analyse du travail effectué et par les perspectives d'application finale.