thesis

Developpement d'un circuit integre vlsi assurant mesure de temps et lecture selective dans l'electronique frontale du compteur dirc de l'experience babar a slac

Defense date:

Jan. 1, 1997

Edit

Institution:

Paris 6

Disciplines:

Authors:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

Ce travail decrit la conception, le developpement et les tests d'un circuit integre vlsi assurant mesure de temps et lecture selective pour 16 voies. Le convertisseur temps numerique (tdc) mesure le temps par pas de 0,5 ps sur une gamme de 32 s, lorsqu'il est cadence a 64 mhz. La lecture selective trie, pendant une fenetre reglable entre 0,5 et 2 s, les donnees compatibles avec un signal de declenchement pouvant arriver apres une duree programmable entre 1 et 15 s. Le circuit a ete developpe pour une experience de physique des particules, intitulee babar, qui aura lieu a slac (stanford linear accelerator center). Apres une description des enjeux physiques de l'experience et de l'architecture de l'electronique ou vient s'inserer le circuit, le memoire presente le schema conceptuel du circuit, puis les differents prototypes realises pour aboutir au circuit definitif et, enfin, les tests effectues pour verifier sa conformite au cahier des charges.