Abstract FR:

Ce travail s'inscrit dans le cadre du Projet Européen EUREKA PROMETHEUS-PROCHIP dont les objectifs d'accroître la sécurité et l'efficacité du trafic routier. Dans le cadre de ce projet, plusieurs équipes de recherches ayant des compétences multidisciplinaires ont pris en charge les différents éléments d'un démonstrateur qui vise à la détection de situations dangereuses en environnement autoroutier. Ce qui a conduit à l'élaboration d'une architecture multiprocesseur hétérogène et d'un ensemble d'algorithmes permettant l'évaluation de ce concept dans une structure ouverte. Cette thèse est consacrée au problème d'interaction entre algorithme/architecture soulevé par des systèmes parallèles réactifs embarqués à fortes contraintes et utilise comme champ applicatif le démonstrateur de détection d'obstacle du programme de recherche PROCHIP. Nous avons analysé et illustré les possibilités d'une nouvelle méthodologie dans une intégration optimisée et évolutive des systèmes réactifs. Nous avons montré, grâce au niveau d'abstraction et à la vision globale de cette méthodologie, que son extension à une architecture hétérogène est tout à fait possible et naturelle. En partant de cette méthodologie, nous avons proposé un modèle d'exécutif distribué temps réel qui représente un bon compromis entre efficacité et portabilité. Cet exécutif implante un modèle global de communication et de synchronisation sur machine parallèle à mémoire distribuée. Il met en évidence une approche générale pour la résolution des problèmes de communication pour ce type de machine. Cette approche prend en compte des différentes contraintes: temps de communication, espace mémoire, congestions et inter-blocage, etc. Nous avons validé la génération automatique de cet exécutif distribué dans le cas d'une architecture multiprocesseur hétérogène. Nous avons considéré le cas particulier du démonstrateur de détection d'obstacles. Néanmoins, la méthodologie et l'exécutif peuvent s'adapter à d'autres classes de systèmes réactifs. Il s'agit surtout des systèmes réactifs parallèles à fortes contraintes, dont les architectures cibles sont des multiprocesseurs à mémoire distribuée