thesis

Processeur de signal digital à architecture parallèle implémenté en FPGA. Application à un système de surveillance à domicile des nourrissons à risque de MSN

Defense date:

Jan. 1, 1995

Edit

Institution:

Rouen

Disciplines:

Authors:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

L'objectif de ce mémoire est la contribution à la réalisation d'un système de monitorage à domicile d'aide à la recherche sur la mort subite du nourrisson. Dans ce cadre il s'agit de développer un moniteur ambulatoire intelligent de suivi du nourrisson intégrant des fonctionnalités de surveillance cardio-respiratoire et d'enregistrement des paramètres d'environnement à des fins de traitement ultérieur. Après avoir identifié tous les paramètres d'intérêt majeur, et conçu autour des capteurs une chaine de mise en forme des signaux et d'acquisition, nous avons développé un processeur de signal digital intelligent capable de gérer l'acquisition, de traiter en temps-réel tous les signaux et de transmettre les données via une liaison RS232 vers un système d'archivage. L'architecture parallèle du VSP a été implémentée dans un réseau de portes reprogrammables de type FGPA. Le prototype actuel peut être l'objet d'un transfert de technologie en vue d'une industrialisation