Abstract FR:

Ce stimulateur permet une analyse detaillee du comportement a l'execution des architectures systoliques classiques ainsi qu'une evaluation comparative des performances de diverses solutions algorithmiques pour un probleme donne. Le simulateur est realise sur une architecture multi-microprocesseur organisee selon une topologie maitre-esclave, les differents processeurs communiquant entre eux au moyen d'un bus commun. Ce choix permet une simulqtion rapide pour un cout relativement faible. Le logiciel de simulation a ete etudie pour imiter le plus precisement possible le comportement reel d'un systeme systolique tout en offrant a l'utilisateur un environnement convivial