Abstract FR:

Les outils de synthèse de réseaux de processeurs sont utilisés pour produire, à partir d'un nid de boucles, une architecture spécialisée parallèle, bien adaptée à une implantation sur FPGA. Les limites des techniques utilisées imposent cependant l'utilisation de post-transformations " de partitionnement " qui permettent de modifier les caractéristiques des circuits produits. Le problème est que le choix optimal des paramètres associés à ces transformations est très difficile à effectuer a priori, or une exploration directe de l'espace des solutions est inenvisageable. Dans cette thèse, nous proposons des modèles haut-nivaux qui permettent d'estimer les caractéristiques de l'architecture (surface, performance, consommation) en fonction des paramètres et du type de partitionnement utilisé. Ces modèles ont donné lieu à des expérimentations sur une plate-forme à base d'un FPGA Virtex, et les résultats obtenus ont permis de confirmer la validité de notre approche.