Abstract FR:

Cette these est une contribution au projet r. S. D. P. (real-time system development project) developpe a l'i. R. I. T. , dont l'objectif est d'obtenir la machine dediee la mieux adaptee pour traiter une application complexe temps-reel-strict donnee, sans que le concepteur tienne compte des problemes temporels et materiels. L'objet de cette these concerne l'outil de developpement integrant les differentes etapes d'une methodologie de conception conjointe materiel-logiciel permettant d'automatiser le passage de la specification a la realisation. Le premier chapitre, developpement de systemes temps-reel, introduit les concepts de base sur les systemes temps-reel et dresse un panorama des principales approches de developpement. La methodologie r. S. C. M. (real-time system co-design methodology) qui fait l'objet du deuxieme chapitre, est axee sur un modele d'execution deterministe et realiste en milieu physiquement distribue. Ce modele, qui est a la base de la definition de l'architecture generique et du langage de description r. S. D. L. , doit permettre des transformations (parallelisations, optimisations) automatisant l'obtention d'une configuration optimisee satisfaisant aux contraintes temporelles et conservant la semantique de la description initiale. Le troisieme chapitre, specification de l'outil de developpement, a pour but de preciser les differentes composantes, leurs fonctionnalites et la facon de s'en servir. Ces composantes comportent des primitives dont certaines deja developpees ont dues etre adaptees, alors que d'autres sont issues de cette analyse. L'objectif du quatrieme chapitre est de presenter la partie conception du compilateur de systeme, et plus particulierement le synchroniseur charge de determiner automatiquement les periodes des flots de donnees en entree du systeme, le configurateur qui examine la description fournie par l'utilisateur et lance les transformations necessaires a l'obtention d'une configuration optimisee satisfaisant aux contraintes temporelles, et le paralleliseur qui effectue une transformation de programme sequentiel de type parallelisme de donnees sur un module produisant plusieurs sorties