Générateur vraiment aléatoire dans un composant sécurisé
Institution:
ToulonDisciplines:
Directors:
Abstract EN:
Les systèmes de sécurité basés sur des algorithmes cryptographiques font un usage important de suites de bits aléatoires. Les générateurs aléatoires, comme tous les composants présents dans une carte à puce, ont toutefois l'obligation d'avoir des tailles très réduites sans pour autant contenir des failles de sécurité. L'objectif principal do cette thèse est de proposer une alternative moins coûteuse aux générateurs aléatoires existant, afin d'être facilement implantés clans de petits composants. Les axes de recherche sont la construction d'une architecture générale permettant d'étudier le fonctionnnement du générateur en cas de perturbations extérieures, l'analyse très précise du correcteur mathématique utilisé pour estimer la qualité de la sortie et les problèmes d'implêmentation.
Abstract FR:
Systems of security based on cryptographic algorithm; use a lot of random HP-quences. For smart card applications, a random generator must to have a small size, without fails in its security. The main objective of this thesis is to propose an alternative to classical generators, in order to be inplemented on small components. The differonts parts of this work are the construction of an architecture for a random generator for small size components, the analysis and the inplementation of the mathematical corrector for an estimation of the quality of the. Output random sequence