Abstract FR:

L'objectif de la thèse est de valider une nouvelle méthode d'analyse de performances pour les réseaux à haut débit. Cette méthode consiste à modéliser le fonctionnement des protocoles d'un réseau à l'aide de «ressources matérielles» : portes logiques, mémoires, registres. On décrit ainsi un circuit qui modélise le comportement du réseau. A ce circuit sont adjoints des modules dits «d'instrumentation» qui récoltent des informations sur le comportement du système étudié. Le circuit est ensuite émulé sur une machine à architecture reconfigurable (Sim-express de Metasystems) pour effectuer des mesures de performances. Nous avons montré qu'un certain nombre de techniques utilisées pour les réseaux peuvent être testées et étudiées de manière efficace en appliquant une telle démarche. En particulier cette méthode a permis la mise en évidence de phénomènes difficilement observables à l'aide de techniques classiques. La mise en évidence d'événements rares a été possible, notamment pour l'estimation de taux de pertes réalistes dans les réseaux ATM. En effet, l'utilisation d'une architecture reconfigurable profite pleinement du parallélisme intrinsèque du matériel. De plus, en couplant la machine à architecture reconfigurable à un simulateur logiciel de régulation de trafic de manière à réaliser un accélérateur de simulation, l'étude des intéractions entre les différents niveaux d'échelle (connexions, cellules) a pu être effectuée. Le travail réalisé pendant la thèse a conduit à l'élaboration d'une bibliothèque de composants écrits en VHDL. Ils sont génériques et peuvent être réutilisées pour d'autres applications. Cette bibliothèque comprend notamment : des générateurs de trafic (générateurs pseudo-aléatoires), des automates, des files d'attente, des politiques de service équitable (Fair Queuing), des réseaux de files d'attentes… Pour chaque composant, selon l'optimisation que l'on souhaite réaliser (temps ou ressources), différentes architectures sont possibles