thesis

Etude d'un processeur RISC pour un système symbolique parallèle

Defense date:

Jan. 1, 1992

Edit

Institution:

Grenoble INPG

Disciplines:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

Cette thèse entre dans le cadre du projet Symbion, qui vise à concevoir la brique de base de systèmes symboliques parallèles. Cette brique est basée sur un processeur symbolique de type RISC. Dans ce cadre, notre travail consiste à évaluer dans quelle mesure un processeur RISC est bien adapté à la programmation logique et quelles modifications on peut lui apporter. Nous présentons dans cette thèse une comparaison de quatre processeurs RISC existants, ainsi que l'implémentation de la machine abstraite de Warren sur un processeur RISC (MIPS). Cette étude a permis d'évaluer l'utilisation des registres et la distribution du temps de traitement entre les divers sous programmes et entre les différentes classes d'instructions. D'autres résultats, obtenus sur un émulateur de la WAM, concernent l'aspect comportemental de Prolog. Les performances obtenues sont assez proches de celles d'une machine Prolog. Avec une fréquence d'horloge du MIPS de 20 MHz, nous avons pu atteindre les 550 KLIPS. Nous avons étudié aussi la modification du jeu d'instruction du MIPS permettant d'améliorer l'exécution des programmes logiques, et nous avons souligné l'importance d'implémenter une compilation qui intègre l'interprétation abstraite par analyse globale du programme