Etude de mécanismes de réutilisation d'instructions
Institution:
Toulouse 3Disciplines:
Directors:
Abstract EN:
Processors are getting more and more powerful thanks to an higher and higher clock frequency, and thanks to a better exploitation of the parallelism of the application, parallelism which is limited by data dependencies. To go beyond these dependencies, two techniques were proposed: the value prediction which launches the dependent instructions by predicting the value of the operands and instruction reuse which avoids the execution of a region of several dependent instructions which have been already executed in the past. These two techniques are often opposed in the litterature. We show that they may be complementary, and we propose a new scheme that combines their respective advantages. It predicts whether an instruction is reusable. In this case, the instruction is reused before its verification, which will be done later. This scheme is called reuse prediction.
Abstract FR:
Les processeurs deviennent de plus en plus puissants grâce à une fréquence d'horloge de plus en plus élevée et à une meilleure exploitation du parallélisme des applications. Toutefois, ce parallélisme est limité par les dépendances de données. Pour dépasser ces dépendances, deux techniques ont été proposées : la prédiciton de valeurs qui lance les instructions en prédisant la valeur de leurs opérandes et la réutilisation qui évité l'exécution des instructions déjà exécutées par le passé. Ces deux techniques sont souvent opposées dans la littérature. Nous montrons qu'elles peuvent être complémentaires, et nous proposons un nouveau mécanisme, appelé prédiction de réutilisation, qui permet de combiner leurs avantages respectifs. L'idée est de prédire la réutilisabilité des instructions, ce qui permet d'exploiter pleinement le potentiel de cette technique (réduction de la pression et élimination des dépendances).