Abstract FR:

Les travaux presentes dans ce memoire concernent la verification experimentale de la tolerance aux fautes au plus tot dans le processus de developpement de systemes informatiques critiques. Ce memoire expose tout d'abord une synthese des travaux menes sur la validation de la tolerance aux fautes, et porte plus particulierement son attention sur l'injection de fautes en tant que technique privilegiee de test de la tolerance aux fautes. On justifie ainsi le choix de l'approche de simulation pour la verification experimentale de la tolerance aux fautes. Ce memoire propose ensuite une caracterisation des attributs de l'injection de fautes dans le contexte de l'elimination des fautes de conception dans les mecanismes de tolerance aux fautes. Le profil de test (fautes et activites) est different du profil operationnel et vise a favoriser la sensibilisation des differents mecanismes. Les releves d'experiences sont des predicats sur les sorties du systeme, sur les mecanismes de tolerance aux fautes et sur leurs etats internes. Ces releves visent d'abord a decider de l'issue du test, ensuite a fournir des donnees utiles au diagnostic. La technique de test proposee est construite d'une part a partir d'une modelisation fonctionnelle globale de la tolerance aux fautes et de ses interactions, d'autre part a partir d'une modelisation comportementale de chaque mecanisme individuel de tolerance aux fautes. L'approche proposee privilegie le test statistique pour sa capacite a depasser les limites des criteres de test usuels. Ces travaux s'appuient d'abord sur le developpement d'un outil d'injection de fautes dans des modeles de simulation vhdl : mefisto. Ils s'appuient ensuite sur une plate-forme experimentale simulant un systeme tolerant aux fautes. Elle est developpee en vhdl et est utilisee pour illustrer notre methode de test statistique des mecanismes de tolerance aux fautes.