Conception basée sur les modèles pour les systèmes sur puce : utilisation et extension de Marte et IP-XACT
Institution:
NiceDisciplines:
Directors:
Abstract EN:
On-chip systems (also known as System-on-chip or soc) are more and more complex. Soc design heavily relies on reuse of building blocks, called ips (Intellectual Property). These ips are built by different designers working with different tools. So, there is an urgent demand for interoperability of ips, that is, ensuring format compatibility and unique interpretation of the descriptions. Ip-xact is a de facto standard defined in the context of electronic system design to provide portable representations of (electronic) components and ips. It succeeds in syntactic compatibility but neglects the behavioral aspects. Uml is a classical modeling language for software engineering. It provides several model elements to cover all aspects of a design (structural and behavioral). We advocate a conjoint use of uml and ip-xact to achieve the required interoperability. More specifically, we reuse the uml Profile for marte to extend uml elements with specific features for embedded and real-time systems. Marte Generic Resource Modeling (grm) package is extended to add ip-xact structural features. Marte Time Model extends the untimed uml with an abstract concept of time, adequate to model at the Electronic System Level. The first contribution of this thesis is the definition of an ip-xact domain model. This domain model is used to build a uml Profile for ip-xact that reuses, as much as possible, marte stereotypes and defines new ones only when required. A model transformation has been implemented in atl to use uml graphical editors as front-ends for the specification of ips and to generate ipxact code. The second contribution addresses the modeling of the ip time properties and constraints. Uml behavioral diagrams are enriched with logical clocks and clock constraints using the marte Clock Constraint Specification Language (ccsl). The ccsl specification can serve as a \golden model" for the expected time behavior and the verification of candidate implementations at different abstraction levels (rtl or tlm). Time properties are verified through the use of a dedicated library of observers.
Abstract FR:
Les Systèmes sur puce (soc) sont de plus en plus complexes. Leur conception repose largement sur la réutilisation des blocs, appelés ip (Intellectual Pro- perty). Ces ip sont construites par des concepteurs différents travaillant avec des outils différents. Aussi existe-t-il une demande pressante concernant l'interopérabilité des ip, c'est-à-dire d'assurer la compatibilité des formats et l'unicité d'interprétation de leurs descriptions. Ip-xact constitue un standard de facto défini dans le cadre de la conception de systèmes électroniques pour fournir des représentations portables de composants (électroniques) et d'ip. Ip-xact a réussi à assurer la compatibilité syntaxique, mais il a négligé les aspects comportementaux. Uml est un langage de modélisation classique pour le génie logiciel. Il fournit des éléments de modèle propres à couvrir tous les aspects structurels et comportementaux d'une conception. Nous prônons une utilisation conjointe d'uml et d'ip-xact pour réaliser la nécessaire interopérabilité. Plus précisément, nous réutilisons le pro_l uml pour marte pour étendre uml avec des caractéristiques temps réel embarquées. Le paquetage Modélisation Générique de Ressources de marte est étendu pour prendre en compte des spécificités structurelles d'ip-xact. Le Modèle de temps de marte étend le modèle atemporel d'uml avec le concept de temps logique bien adapté à la modélisation au niveau système électronique. La première contribution de cette thèse est la définition d'un modèle de domaine pour ip-xact. Ce modèle de domaine est utilisé pour construire un profil uml pour ip-xact qui réutilise autant que possible les stéréotypes de marte et en définit de nouveaux uniquement en cas de besoin. Une transformation de modèle a été mise en oeuvre dans ATL permettant d'utiliser des éditeurs graphiques uml comme front-end pour la spécification d'ip et la génération des spécifications ip-xact correspondantes. Inversement, des fichiers ip-xact peuvent être importés dans un outil uml par une autre transformation de modèles. La deuxième contribution porte sur la modélisation de propriétés et de contraintes temporelles portant sur des ip. Les diagrammes comportementaux d'uml sont enrichis avec des horloges logiques et des contraintes d'horloge exprimées dans le langage de spécification de contraintes d'horloge (ccsl) de marte. La spécification ccsl peut alors servir de « modèle de référence » pour le comportement temporel attendu et la vérification des implémentations à différents niveaux d'abstraction (rtl ou tlm). Les propriétés temporelles sont vérifiées en utilisant une bibliothèque spécialisée d'observateurs.