Abstract FR:

Avec les progres lies a la densite d'integration et a l'utilisation de blocs preconÇus, le test des systemes sur puce (soc) doit faire face a de nouveaux problemes. Meme si les socs sont des systemes complexes, ils sont malgre tout destines a etre integres sur des cartes constituant des systemes electroniques complexes. Ces derniers, telles que les infrastructures de telecommunications, sont souvent connectes aux reseaux et leurs sous-systemes peuvent etre repartis geographiquement. Ce genre de systemes requiert de nouvelles approches de test et leurs sous-systemes peuvent etre de differents types, exigeant ainsi differentes methodes de test et de surveillance. Pour un reseau tcp/ip, il serait utile d'administrer non seulement les nŒuds de base du reseau mais egalement son electronique. Ce travail de these decrit une architecture de test denommee snmp/p1500 dont le but est de minimiser le cout global du test des socs. Cette architecture est basee sur une nouvelle approche de conception en vue de test (dft). Elle prend en compte l'adaptation de fonctionnalites avancees d'administration reseau (test, surveillance, etc. ) au niveau du soc. Ceci rend possible le test et la surveillance a distance des ip cores enfouis dans des systemes integres complexes. L'architecture proposee est parametrable, modulaire et respecte les criteres de reutilisation des ip cores. Un outil d'analyse et de simulation a evenements discrets nomme sat. Net a ete developpe pour predire les performances d'une telle architecture de test au sein d'un reseau de communication extra puce. L'efficacite de l'approche et de sa faisabilite ont ete analysees sur les circuits d'experimentation itc'99 et itc'02.