Abstract FR:

La simulation est un moyen flexible et precis d'evaluer la performance d'un microprocesseur. Cependant, la lenteur de cette technique empeche de simuler toute l'activite des programmes cibles : on utilise seulement quelques tranches d'execution. En outre, dans le cas de simulations au vol, l'avance rapide de l'execution sur les parties non simulees est tres couteuse (facteurs de ralentissement superieurs a 20). Dans cette these, nous presentons une nouvelle approche qui permet de simuler des tranches d'execution reparties sur l'execution de gros programmes cibles. Pour cela, l'execution directe d'un code cible legerement instrumente produit un mode d'execution dit rapide. D'autre part, un emulateur de jeu d'instructions embarque gere un mode dit emule et permet la simulation. A l'execution, des changements de mode dynamiques sont possibles. Le systeme calvin2+dice que nous avons developpe introduit un facteur de ralentissement moyen de seulement 1,38 en mode rapide (benchmarks spec95). Ce faible taux de ralentissement pour l'avance rapide de l'execution permet d'atteindre rapidement n'importe quelle tranche d'execution pour la simuler. Ceci conduit naturellement au probleme de la selection de tranches d'execution representatives de l'execution des programmes cibles. Pour cela, nous caracterisons le comportement dynamique des programmes cibles pour, ensuite, extraire quelques tranches d'execution representatives. Grace a la classification automatique, nous formons des ensembles de tranches d'execution qui ont des comportements proches et, dans chaque ensemble (classe), nous selectionnons un representant. Des tests sur les benchmarks spec95 ont montre que, pour des simulations de caches et de predicteurs de branchements, en