thesis

Diagnostic des architectures parallèles à passage de messages

Defense date:

Jan. 1, 1997

Edit

Institution:

Grenoble INPG

Disciplines:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

Ce memoire a pour objet le diagnostic, c'est-a-dire la detection et la localisation des elements defectueux, dans les architectures mimd a passage de messages. En raison du nombre important d'elements dans ces architectures, des methodes de test distribue sont appropriees. Une voie interessante consiste a exploiter la possibilite qu'ont les processeurs de se tester mutuellement. Tout d'abord, nous avons etudie les performances des strategies de tests interprocesseurs. Un outil et un modele pour l'evaluation des algorithmes de diagnostic ont ete proposes. Le comportement des algorithmes de diagnostic distribue a ainsi pu etre etudie. Par la suite, nous avons propose une strategie de diagnostic qui tienne compte des contraintes propres a une architecture parallele a passage de messages, en particulier l'acces limite aux noeuds. Cette strategie, appelee diagnostic par l'hote, assure la determination de l'etat de la machine par une entite externe, l'hote. Ceci permet d'envisager des operations de reparation ou de remplacement des elements defectueux. En, outre, une nouvelle mesure de diagnosabilite, appelee diagnosabilite par l'hote, a ete proposee. Par ailleurs, trois algorithmes fondes sur l'approche du diagnostic par l'hote, ont ete proposes. Ces algorithmes different par la strategie de test et de transmission des resultats de tests mise en oeuvre. Leurs performances ont ete evaluees a partir d'une modelisation a base de reseaux de files d'attente, puis comparees a celles d'un algorithme de diagnostic classique. L'extension du diagnostic par l'hote aux architectures paralleles ou la communication est assuree par des routeurs a egalement ete abordee. Il en a resulte un modele fonctionnel pour le diagnostic de ce type d'architectures, et un algorithme de diagnostic par l'hote fonde sur ce modele. Enfin, une approche de diagnostic hierarchique a ete proposee pour permettre le diagnostic par l'hote des systemes paralleles comportant un nombre eleve de processeurs.