Abstract FR:

Cette these a pour objectif d'elaborer une approche unifiee pour la validation et le test de circuits integres specifies au niveau fonctionnel. Deux motivations principales sont a la base de ce travail. D'un cote, la complexite croissante des circuits d'echelle tres large d'integration (vlsi) rend la generation des tests en se basant sur des modeles de fautes de bas niveau (par exemple, le niveau logique) tres couteuse. D'un autre cote, les progres importants accomplis dans le domaine de la conception assistee par ordinateur (cao) permettent actuellement de specifier les circuits au niveau fonctionnel en utilisant des langages dedies tres evolues (par exemple, vhdl). L'approche proposee se demarque des methodes de generation traditionnelles puisqu'elle considere que les fautes adaptees au niveau fonctionnel sont des fautes logicielles. Ainsi, cette these demontre que le test par mutation, jusqu'a present applique uniquement au logiciel, est egalement efficace au niveau materiel. Au niveau fonctionnel, le test par mutation constitue une methode de validation efficace et systematique pour detecter les fautes de conception. Il garantit un ensemble de criteres standards (par exemple, la norme ieee-1008) tels que la couverture d'instructions, de branches, de predicats et de valeurs extremes. Au niveau logique, il a ete montre que le test par mutation (avec une bonne adaptation au materiel) est egalement efficace pour detecter les fautes materiel. Sur un ensemble de circuits representatifs (combinatoires et sequentiels), une couverture superieure a 99% (en moyenne) a ete assure sur les fautes logiques de collage. Ainsi, le test par mutation peut etre a la base d'une solution unique pour tester les circuits electroniques tout au long de la cycle de conception.