Modélisation et stimulation rapide au niveau cycle pour l'exploration architecturale de systèmes intégrés sur puce
Institution:
Paris 6Disciplines:
Directors:
Abstract EN:
System On Chip modeling is based on software speci_cation, hardware modeling, and software to hardware mapping. The system designer goal is to _nd the best mapping that matches speci_cations while optimizing performances, silicium area, and energy consumption. The same system designer is faced with architectural exploration issues due to the important number hardware/software parameters. Architectural exploration is time consuming, and any tool that can reduce or ease the development process is of paramount interest. This thesis presents principles and tools to facilitate hardware development and to speed up synchronous hardware simulation. The targeted simulation platform is based on SystemC language and relies on bit/cycle accurate models. Four chapters present : _ The use of communicating synchronous _nite state machines as an effective means to model hardware components and platform (CFSM) ; _ SystemC model generation from synthesizable VHDL description at RTL level ; _ Writing rules checking of SystemC models ; _ Fast simulation using entirely static scheduling. These tools allow the system designer to build an hardware architecture using synthesizable components at RTL level, and SystemC components, based on CFSM model. SystemCASS simulates such architecture 12 faster than a simulator using a dynamic scheduling.
Abstract FR:
Cette thèse présente des principes et des outils pour faciliter le développement d'architectures matérielles et pour accélérer la simulation de modèles synchrones décrits en langage SystemC, précis au cycle et au bit près. Ce document est constitué de quatre chapitres : * La modélisation de composants matériels en SystemC sous la forme d'automates synchrones communicants (CFSM) ; * La génération de modèles SystemC, pour la simulation, à partir de descriptions synthétisables VHDL au niveau RTL ; * La vérification des règles d'écriture des modèles SystemC ; * La simulation rapide à l'aide d'une technique d'ordonnancement totalement statique. Ces outils permettent au concepteur de construire rapidement une architecture matérielle à l'aide de composants synthétisables au niveau RTL et de composants SystemC, respectant le modèle des CFSM. SystemCASS simule une telle architecture avec une accélération supérieure à un facteur 12 par rapport à un simulateur à échéancier dynamique.