Architecture parallele pour la compression video : contribution a la conception d'un module vlsi programmable et a l'etude d'outils de compilation reciblables
Institution:
Rennes 1Disciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
Les algorithmes de compression de sequences d'images video-numeriques sont au centre des applications multimedia. Ils connaissent une evolution constante et reclament des performances de calcul sans cesse croissantes. La conception et la simulation des nouvelles applications de codage necessitent une infrastructure materielle programmable alliant parallelisme et specialisation. Les travaux presentes dans cette these sont une contribution a la definition d'une telle architecture et de son environnement de programmation. La problematique centrale est celle de l'adequation, elle s'articule autours des trois axes : architecture, application et programmation. L'analyse des applications mpeg 1&2 gouverne la conception. La plateforme, baptisee movie, est constituee de modules vlsi aboutes pour former un reseau lineaire reconfigurable de groupes de processus. Chaque groupe est compose d'un reseau lineaire de processeurs de calcul, mettant en uvre le modele systolique, et d'un processeur d'entrees-sorties. Le modele de programmation a parallelisme de donnees supporte par le langage cstolic est etendu pour convenir au modele d'execution simd de movie. La definition de l'architecture interne des processeurs est guidee par les traitements de base, representatifs du domaine d'application, qui doivent trouver un support efficace au niveau du jeu d'instructions. Celui-ci est aussi concu avec le souci de faciliter la production de code. Une chaine de compilation est proposee. Elle se focalise sur trois aspects cles du processus de compilation et s'appuie sur une representation intermediaire (ri) de haut niveau. Des restructurations et des optimisations sont operees sur la ri et visent a employer ou a favoriser l'emploi des mecanismes materiels specialises. La production des instructions specifiques des processeurs est etudiee ainsi que la phase d'amelioration du code. La demarche globale de cette these est la definition conjointe de l'architecture et de son environnement de programmation. Dans ce contexte, l'approche <<<>outils reciblables<>>> a ete exploree et employee.