Abstract FR:

Les travaux présentés dans cette thèse constituent une méthode d'implémentation automatique de réseaux réguliers sur circuits reconfigurables. Les réseaux réguliers, utilisés pour paralléliser des algorithmes de calcul intensif, sont caractérisés par un assemblage de processeurs identiques. Or les outils standards de programmation pour circuits reconfigurables FPGA sont inefficaces pour implanter des circuits fortement structurés : ils requièrent un temps d'exécution excessivement long et perdent les propriétés de localité utiles pour la minimisation des délais. Notre méthode d'implémentation de réseaux réguliers prend en compte leur structure : de leurs propriétés de régularité, de localité et de leur hiérarchie, on déduit des contraintes qui dirigent la phase de placement. On montre sur plusieurs applications significatives que cette méthode diminue le temps de compilation jusqu'à un facteur 7 et multiplie la fréquence jusqu'à un facteur 3.