Abstract FR:

Le but de cette these est de completer le systeme alpha du centaur dedie a la synthese de circuits systoliques ou reguliers, par un outil de generation automatique de dessins de masques de circuit vlsi. Les outils existants etant peu adaptes ou ne tenant pas compte de la regularite des applications visees, nous avons realise un environnement de developpement de generateurs pour circuits reguliers appele madmacs. Cet environnement offre les fonctionnalites suivantes: 1) la plus essentielle, un langage de programmation pour ecrire les generateurs (le choix s'est porte sur lisp pour ses proprietes intrinseques); 2) un editeur graphique fortement couple a l'interpreteur lisp et offrant au concepteur un environnement de developpement interactif; 3) des mecanismes originaux de deplacements contextuels du curseur permettant la definition des generateurs independants d'une technologie donnee. Le couplage entre l'interpreteur lisp et l'editeur graphique, au travers d'un mecanisme de macro-commandes, permet d'obtenir, sous forme d'une fonction lisp, une suite de commandes saisies interactivement. Par adjonction de parametres et d'instructions de controle, cette fonction est generalisee et ajoutee au generateur en cours d'elaboration. En rendant cette fonction independante de toutes geometries, elle pourra etre sauvegardee en librairie en vue d'une reutilisation dans d'autres generateurs. Cette methodologie permet de construire aisement des generateurs de circuits vlsi reguliers. Plusieurs generateurs ont ete realises avec le systeme madmacs: reseaux lineaires, reseaux bidimensionnels, automates cellulaires, circuit de correction de fautes de frappe. Les premiers resultats ont mis en evidence un gain significatif en terme de surface de silicium utilisee, validant ainsi l'approche retenue