Analyse et modélisation du JFET de puissance en carbure de silicium en régime statique
Institution:
Lyon, INSADisciplines:
Directors:
Abstract EN:
Nowadays power electronics systems have a big development in the area of the high voltages and high temperatures. Silicon carbide (SiC) seems to be a very promising material to fulfil these criteria. In this field we will concentrate on the analysis of power components, especially the JFET transistors as well as their peripheral protections. In the area of the concerned voltages, the components will be of vertical type in order to assure the breakdown voltage. The aim of this thesis is to ameliorate the comprehension of the phenomena which govern the behavior of these components. We are looking to analyse the internal behavior in order to optimize their on state characteristics. In order to do this, we have utilized a finite element code (MediciTMA) in order to study the characteristics of these components and to observe the influence of the different parameters which define them, either geometrical or physical (the doping of the different zones). In this way we have studied the behavior of the on state vertical JFET transistor. This structure presents the characteristics to possess two distinct channels – a vertical and a horizontal channel. Our objective here was to understand and optimize the static on state characteristics of the JFET and especially the pinching of the channel, the flowlines and the equipotentials. Our aim is to compare our results with the real characteristics of the JFET fabricated by the SiCED corporation which also present two channels and the associated analytical modelizations. We have studied then the breakdown voltage of the SiC vertical components. The peripheral protection plays a very important role on their breakdown voltage. The structure of the peripheral protection which we have studied particularly is a JTE (Junction Termination Extension) type. We have analyzed the influence of the JTE width and especially its doping in order to optimize the breakdown voltage. In conclusion this thesis allowed us to ameliorate the knowledge on the influence of the different parameters necessary to the conception of the JFET behavior in blocking state (JTE) or on state and in this case particularly on the resistance, the aim being here the amelioration of the modelization of the last one. This allows determining in a better way the losses in these components.
Abstract FR:
Actuellement, les systèmes à base de composants de puissance connaissent un fort développement dans le domaine des hautes tensions et des hautes températures. Le carbure de silicium (SiC) semble un matériau très prometteur pour remplir ces critères. Dans ce cadre, nous nous sommes concentrés sur l’analyse de composants de puissance, notamment les transistors JFET ainsi que leurs protections périphériques. Dans les gammes de tension envisagées, les composants seront de type verticaux afin d’assurer la tenue en tension. Le but de la thèse est d’améliorer la compréhension des phénomènes qui régissent le fonctionnement de ces composants. Leur structure présente la particularité de comporter deux canaux distincts : un canal vertical et un canal horizontal. On cherche donc à analyser leur fonctionnement interne afin d’optimiser leurs caractéristiques à l’état passant et plus particulièrement le pincement du canal, les lignes de courant et les équipotentielles. Pour cela, nous avons mis en œuvre un logiciel de simulation éléments finis (MediciTMA) afin d’étudier les caractéristiques de ces composants et d’observer l’influence des différents paramètres qui les définissent, qu’ils soient géométriques ou physiques (dopage des différentes zones). Nous avons développé un modèle analytique permettant de prédéterminer les caractéristiques statiques de ces transistors afin d’aider à leur conception. Ensuite nous allons comparer nos résultats avec les caractéristiques réelles des JFET fabriqués par la société SiCED qui présentent également deux canaux et les modélisations analytiques associées. Dans la dernière partie nous avons étudié la tenue en tension des composants SiC verticaux. Celle-ci se fait non seulement dans le volume mais également en périphérie sur la face supérieure de la puce. La structure de protection périphérique que nous avons plus particulièrement étudiée est de type JTE (Junction Termination Extension). Nous avons analysé l’influence de la largeur de la JTE et surtout son dopage afin d’obtenir la tenue en tension maximale. En conclusion, cette thèse permet d’améliorer la connaissance de l’influence des différents paramètres de conception sur le comportement du JFET à deux canaux, que ce soit à l’état bloqué (JTE) ou à l’état passant. Pour cela un modèle analytique a été développé qui permet une aide à la conception, mais aussi de mieux prédéterminer les pertes dans ces composants.