Effets de propagation et de couplage dans les circuits intégrés logiques AsGa DCFL
Institution:
Paris 11Disciplines:
Directors:
Abstract EN:
This thesis studies the propagation and coupling effects in DCFL allium arsenide integrated circuits. This CAD (Computer Aided Design) study is performed with the time simulator MACPRO with handles both the description of no linear active gates and the propagation of electrical signals along transmission lines. This work includes the extension of a MESFET model to normally-off transistors and its validation against transistor characteristics and ring oscillator performances. The determination of signal degradations in DCFL circuits b ought by signal lines, power lines and line couplings. The influence of signal lines on the frequency performances of three types of frequency dividers (static. Semi-dynamic and dynamic). The development of methodology to simulate propagation in a 1 Kbit static memory as will as the evaluation of signal lines coupling effects and the effect of power line disturbances on the output characteristic times of the array.
Abstract FR:
Cette thèse étudie les effets de propagation et de couplage dans les circuits intégrés logiques AsGa OCFL. L'étude est faite avec le simulateur temporel MACPAO qui permet à la fois le traitement des portes actives, et la propagation des signaux électriques sur des lignes de transmission. L'étude comporte L'adaptation spécifique d'un modèle de MESFET aux transistors normalement non-conducteurs et la validation correspondante. L'évaluation des dégradations des signaux en logique DCFL apportées par les lignes signal, les appels de courant en commutation dans les lignes d'alimentation et les effets de couplage. L'influence des lignes sur les performances en fréquence de trois types de diviseurs de fréquence (statique, semi-dynamique et dynamique) la présentation d'une méthodologie de simulation des effets de propagation dans un plan mémoire de 1 Kbit ainsi qu'une évaluation des effets de couplage des lignes de transmission et des lignes d'alimentation sur les temps caractéristiques du circuit de sortie d'une mémoire statique.