Etude, développement et caractérisation de procédés de dopage par plasma appliqués aux technologies électroniques avancées
Institution:
Toulouse, INSADisciplines:
Directors:
Abstract EN:
For the coming 65nm CMOS transistor generation, the standard ion implantation process is no more suitable to achieve the required ultra shallow junction specifications. An emergent technique called plasma doping could be the ideal alternative to face this technological challenge. Using the principle of plasma discharge, this technique enables to simultaneously implant all the surface of the wafer without any problems related to ion transport at low energy. Using the Design of Experiments method we managed to optimize implantation process (plasma doping, ion implantation) and then we performed fundamental studies to identify specific physical mechanisms especially for P+/N junctions. For the first time, plasma was successfully integrated on a 65nm digital CMOS platform for the fabrications of N+/P and P+/N ultra shallow junctions. Secondly we demonstrated that plasma doping process can lead to a significant reduction of darkness current for imaging sensors applications. Finally PLAD was combined with flash annealing to fabricate ultra shallow junctions fulfilling the 45nm CMOS node specifications. We evaluated PLAD process capability to be industrialized and we underlined some drawbacks coming from plasma using. Some changes were thus proposed and implemented to improve tool reliability. Advanced applications using plasma doping were finally tested. The first one consists of modifying oxide growth kinetics thanks to implantation of inert species such as xenon and argon before oxidation annealing and the second one is conformal doping of 3D structures. In this way first encouraging results were obtained by integration of plasma doping on non planar Finfet transistors.
Abstract FR:
A l'heure de la technologie CMOS 65nm, le procédé d'implantation standard usuellement utilisé n'est plus en mesure de réaliser les jonctions requises pour les futures générations de transistors. Le dopage par plasma (PLAD) introduit depuis quelques années en microélectronique semble donc un candidat idéal pour relever ce challenge. Basé sur le principe de la décharge plasma à champ électrique continu, ce procédé permet d'implanter simultanément toute la plaque de silicium tout en s'affranchissant des problèmes liés au transport des ions à basse énergie. L'optimisation des procédés d'implantation (dopage par plasma et implantation ionique) basée sur la méthodologie des plans d'expériences (DOE) et complétée par des études fondamentales concernant la diffusion et l'activation des dopants nous a permis de mettre en évidence des mécanismes physiques spécifiques en particulier pour les jonctions de type P+/N. Pour la première fois, le dopage par plasma a été intégré avec succès sur une plateforme CMOS digitale 65nm pour la réalisation des extensions source-drain N+/P et P+/N, puis sur une plateforme CMOS imageur afin de réduire le courant d'obscurité. L'intérêt du procédé PLAD combiné à un recuit avancé de type flash a pu être démontré en vue de répondre aux spécifications des transistors CMOS 45nm et en deçà. La finalité industrielle de nos travaux nous a conduit à évaluer la fiabilité de l'équipement de dopage par plasma et nous a permis de souligner certains inconvénients inhérents à l'utilisation d'un plasma. Des modifications ont donc été proposées et intégrées sur l'équipement afin d'accroître la robustesse du procédé. Des applications avancées ont enfin été testées et ont révélé la possibilité d'une part de modifier la cinétique de croissance d'oxydes thermiques par implantation d'espèces inertes (Ar, Xe) et d'autre part de doper conformément des structures surélevées. Des premiers résultats très encourageant ont d'ailleurs été obtenus en intégrant le dopage par plasma sur des transistors non planaires de type Finfet.