Abstract FR:

Une methodologie analytique de localisation de defaut par test sous faisceau d'electrons pour les circuits integres logiques, applicable dans les situations de connaissance minimale du circuit, a ete developpee. Cette methodologie consiste en une decomposition de chaque objectif en objectifs plus simples, associee a un choix rigoureux des techniques d'observation et des sequences de test en fonction du circuit teste, du testeur utilise, des phenomenes physiques limitant les performances, et surtout de l'objectif. L'interet d'une technique de localisation rapide de fonctions internes quelconques a conduit au developpement de la selection de signaux, particulierement performante dans ce domaine. L'application de la methodologie a des familles fonctionnelles courantes a entraine la construction de methodologies specifiques exploitant les particularites de ces circuits. L'efficacite et la rapidite de la methodologie sont demontrees par des cas reels d'analyses