Abstract FR:

Une procedure de test pseudo-aleatoire de sram est definie au cours de cette etude. Elle se compose d'un algorithme de generation de vecteurs de test et d'une determination de la reponse de la memoire sous test par analyse de signature. La procedure de test s'applique au test des memoires dont la topologie interne, la distribution et la nature des fautes sont inconnues. Le calcul de longueurs de test relatives a l'algorithme de generation de vecteurs de test est effectue, pour differents types de fautes et valeurs de qualite de detection. Une simulation de fautes fonctionnelles dans des modeles de sram definis au niveau transfert entre registres (rtl), valide la methode de generation de vecteurs de test. Les modeles rtl des srams sont edites a l'aide du ghdl de system hilo. L'implantation de la procedure de test dans un circuit d'autotest integre (bist) est decrite. Cette approche permet un test fonctionnel efficace de srams denses, a l'aide d'un testeur automatique (ate) de gamme moyenne. Elle rend aussi possible le test d'une memoire montee dans un systeme electronique. L'utilisation de la procedure de test dans un ate equipe d'un generateur algorithmique de vecteurs est aussi presentee