Élaboration et caractérisation de transistors MOS Schottky en régime nanométrique
Institution:
Lille 1Disciplines:
Directors:
Abstract EN:
Une méthode inédite permettant de classer les différents siliciures a été proposée. Expérimentalement, une étude détaillée a été menée sur les siliciures de platine et d'iridium formés à température ambiante, sous ultra vide ou par recuit rapide. Différentes stoechiométries et cinétiques de réactions ont été caractérisées par XPS. Des analyses MET mettent en évidence la présence de grains et la rugosité des interfaces. Les mesures électriques ont consolidé les caractérisations physiques et ont permis de sélectionner les meilleurs siliciures pour la réalisation des contacts S/D du transistor MOS Schottky. Enfin, des siliciurations sur substrat SiGe pseudomorphiques ont révélé que plus la couche était contrainte meilleure était la résistance spécifique de contact. Le deuxième axe d'étude a consisté à réaliser une grille métallique à dimension nanomètrique (20-100 nm) sur substrat SOI. Le choix du métal de grille (tungstène) permet de travailler avec une tension de seuil particulièremcnt bien adaptée pour des dispositifs n-MOS et p-MOS avancés et de ne pas être limité par les températures des traitements thermiques. Un oxyde de grille (SiO2) inférieur à 2 nm offre des courants de fuites qui ne détériorent pas le fonctionnement du transistor. L'utilisation d'une résine électronique négative (HSQ) permet de réaliser des lignes de hautes définitions. Les choix judicieux de la chimie de gravure et des paramètres de l'attaque plasma RIE assure l'obtention de profils de grille verticaux et d'une fin d'attaque parfaitement maîtrisée. L'utilisation d'un nitrure PECVD forme, après gravure anisotrope, dcs espaceurs ultra minces (10nm) sans dégrader le métal de grille. Le procédé d'encapsulation du tungstène assure une parfaite protection contre les gravures chimiques.
Abstract FR:
Lors des 40 dernières années, la technologie CMOS a permis une véritable révolution dans le traitement de l'information, sans cesse améliorée grâce à la diminution continue des dimensions des composants. L'architecture source/drain (S/D), au même titre que celle liée à la grille, est un challenge énorme pour la réalisation des générations de longueur de grille inférieure à 40 nm. Afin de poursuivre la miniaturisation des composants CMOS, il existe un regain d'intérêt pour de nouveaux dispositifs, motivé par les graves limitations auxquelles sont confrontées les architectures actuelles (résistances d'accès par ex. ). Dans le cadre de cette thèse, l'architecture S/D classique basée sur l'utilisation de contacts ohmiques sur des zones fortement dopées est remplacée par des contacts de très faible hauteur de barrière Schottky sur un substrat faiblement dopé. Dans un premier temps, une comparaison des performances électriques simulées entre les deux technologies est présentée. Un premier volet est consacré à l'étude du contact Schottky à très faibles hauteurs de barrière. Théoriquement, la modélisation du courant dans un tel contact doit prendre en compte à la fois l'émission thermo-électronique, l'émission de champ et l'effet d'abaissement de barrière. De plus, l'extraction de cette hauteur de barrière par des techniques conventionnelles est très difficile.