Abstract FR:

Ces travaux concernent la mise en place d'une methodologie d'evaluation de la qualite et de la fiabilite des circuits integres, en vue de simplifier les procedures actuelles d'assurance qualite de ces composants. Cette methodologie est basee sur la conception et le test de structures specifiques (cmos sur isolant). Ces structures ont ete concues selon une demarche de decomposition structurale de la technologie mise en uvre. Des tests effectues sur plaquette puis lors d'un vieillissement accelere des structures ont permis de valider la conception de ces structures mais aussi de mettre en evidence l'existence, au niveau de la plaquette, de precurseurs des degradations qui controlent la fiabilite globale