Etude et mise en oeuvre de récepteurs itéractifs pour systèmes MIMO
Institution:
Rennes, INSADisciplines:
Directors:
Abstract EN:
MIMO systems, associating multiple antennas at transmission and reception, allow a significant gain in capacity thanks to exploitation of spatial diversity. Though they are promising, most of MIMO techniques insert co-antenna interference that must be cancelled to fully exploit the diversity of the channel. Iterative solutions based on turbo-equalization principle allow the interference to be treated but are relatively complex to implement. The aim of this thesis is to study the feasibility and the complexity of the integration of iterative receivers for MIMO systems. Firstly, an analysis of existing iterative solutions leads us to consider a MIMO detector based on linear filters that offers an interesting performance/complexity trade-off. Then, an efficient receiver architecture has been defined. We especially study the integration of matrix calculations for MMSE filtering and the scheduling of the exchanges between detection and decoding. Finally, an integration on FPGA allows the evaluation of proposed architectures.
Abstract FR:
Les systèmes MIMO constitués de plusieurs antennes à l'émission et à la réception offrent un gain en capacité grâce à l'exploitation de la diversité spatiale. La plupart des techniques MIMO introduisent cependant de l'interférence co-antenne qui doit être annulée pour profiter au mieux de la diversité. Les techniques itératives basées sur le principe de la turbo-égalisation permettent de traiter cette interférence mais souffrent d'une forte complexité. On étudie ici la faisabilité et la complexité de solutions itératives pour des systèmes MIMO. Tout d'abord, l'étude des solutions itératives existantes nous mène vers un détecteur à base de filtres linéaires qui offre un bon compromis performances/complexité. Ensuite, une architecture de récepteur performante est définie. On étudie notamment la réalisation des calculs matriciels du filtrage MMSE et l'ordonnancement des échanges entre détection et décodage. Enfin, une intégration sur FPGA permet d'évaluer les architectures proposées.