Abstract FR:

Aujourd’hui les systèmes embarqués sont partout et requièrent de plus en plus de puissance de calcul. Pour cela, ces dernières années, les progrès d’intégration ont permis de diminuer la taille des transistors, d’augmenter la fréquence de fonctionnement et de diminuer la tension d’alimentation. Tout cela en augmentant progressivement le nombre de processeurs dans une même puce. Mais cette évolution a un impact négatif sur la fiabilité. D’une part, les systèmes deviennent de plus en plus sensibles à leur environnement, ce qui conduit à un taux plus important des fautes transitoires. D’autre part, les variations de procédés de fabrication dans les technologies actuelles, induisent de plus en plus de variations à l’intérieur même des composants. E phénomène, combiné à la hausse des tensions d’alimentation et la température, augmente progressivement la probabilité d’occurrence des fautes intermittentes voire permanentes. De plus, le vieillissement des composants semble s’accélérer avec la diminution du facteur d’échelle et la diminution non uniforme des tensions d’alimentation, causant l’apparition prématurée des fautes intermittentes voire permanentes. Si les fautes transitoires et permanentes sont étudiées depuis plusieurs années, ce n’est pas le cas des fautes intermittentes. Or, pour tenter de se prémunir de ces fautes, il est important de comprendre leur comportement, ainsi que leur impact sur le système et les applications. Pour cela, nous avons défini une plateforme expérimentale capable d’observer des erreurs intermittentes. Pour cela, des processeurs en technologie 65nm sont soumis, d’une part à une température supérieure à 160° C et d’autre part à l’exécution d’un ensemble d’applications. Nous avons ainsi, pu confirmer que les erreurs intermittentes peuvent être observées avant l’apparition d’erreurs permanentes. Nos résultats confirment la présence de défauts intermittents très tôt avant la période d’usur du circuit. De plus, nous montrons que les circuits intégrés soumis à la plus forte activité présentent le plus grand nombre d’erreurs intermittentes. Cette étude confirme qu’il est possible d’observer des erreurs intermittentes et donc qu’il est possible de les détecter en ligne. Cependant, aucun solution de détection en ligne des erreurs proposées dans la littérature ne convient à la fois aux erreurs intermittentes et aux architectures multiprocesseur. Ainsi, nous avons développé une méthode de test périodique pour répondre à ces contraintes. En particulier, nous avons montré que le test ne doit pas nécessairement être prioritaire devant les applications. Cela nous a permis de conclure qu’une politique d’ordonnancement des tests pseudo-périodiques, prenant en compte les processeurs au repos et la priorité des tâches, offrent le meilleur compromis entre performance et probabilité de détection.