Abstract FR:

La synthese architecturale consiste a obtenir automatiquement la description d'un circuit en termes de blocs interconnectes a partir de sa description comportementale. Pour la synthese dite de haut niveau cette description comportementale est de type algorithmique. A partir d'une description algorithmique une structure interne representant un graphe de dependance de donnees est extraite. Cette structure definit les contraintes de precedence entre les operations de la specification initiale. Les deux etapes principales de la synthese sont l'ordonnancement et l'allocation de ressources. Chaque etape de la synthese de haut niveau est un probleme combinatoire np-complet. Afin de diminuer la complexite de l'espace de solutions a explorer, ces deux etapes sont generalement realisees separement. Dans un souci d'universalite, des architectures cibles et des heuristiques flexibles par rapport a ces architectures ont ete definies. Dans un premier temps, l'ordonnancement affecte les taches a des unites de temps et determine le nombre d'operateurs. La methode d'ordonnancement choisie est une amelioration de la methode orientee par les forces. Dans un second temps, l'allocation de ressources assigne des operateurs physiques aux operations, des registres aux variables et des connexions aux transferts de donnees de la description initiale. Cette derniere est egalement scindee en deux etapes l'allocation de registres et d'operateurs est realisee en premier lieu avec comme objectif de preparer l'etape suivante d'allocation des connexions. Une methode d'allocation de registres et d'operateurs originale est definie. Celle-ci a comme objectif d'etre flexible par rapport a l'architecture cible du circuit. Cette architecture pourra utiliser des multiplexeurs ou des bus, des registres dedies aux operateurs ou des registres communs. Une phase d'alignement des operandes exploite la commutativite des operateurs dans le but de minimiser les interconnexions. La phase d'allocation des interconnexions est definie specifiquement pour chaque architecture cible. Toutes ces methodes sont implantees dans un systeme complet fait de deux parties: la synthese de haut niveau et la synthese rtl