Abstract FR:

Cette thèse a pour object la validation des machines massivement parallèles à passage de messages. Une stratégie de validation hiérarchique est proposée, autour des trois étapes suivantes: un test de routage, un test de mémoire et un test distribué des processeurs. Cette stratégie de validation est complétée par une phase de reconfiguration statique de la machine qui permet son exploitation après validation. Cette stratégie a été appliquée à une machine massivement parallèle, appelée, «machine cellulaire». Le test de routage est basé sur la technique de «Scan périphérique» et la norme IEEE 1149. 1. Le test de mémoire a consisté à évaluer la possibilité d'appliquer les algorithmes classiques de test de mémoire aux mémoires distribuées noyées dans une architecture massivement parallèle. Le test des processeurs est basé sur une stratégie de diagnostic distribué à travers le réseau: cette stratégie est fondée sur un test mutuel des nœuds en se basant sur un algorithme dont l'évolution dépend de l'état du réseau. La génération du programme de test exécuté par chaque processeur a été étudiée en tenant compte des contraintes de la machine cellulaire. La phase de validation permettant de déterminer l'ensemble des liens et des nœuds défectueux, il s'agit alors de proposer une reconfiguration statique de la machine de telle sorte qu'elle puisse supporter des applications avec les seuls nœuds corrects. Des algorithmes de routage tolérants aux fautes ont été proposés et évalués.