Synthèse automatique d'amplificateurs opérationnels CMOS : choix du schéma électrique
Institution:
Grenoble INPGDisciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
La conception de circuits integres sur mesure specifiques d'une application (en anglais: full custom asic) exige de nombreuses competences de la part du concepteur ; c'est pourquoi de nombreux outils de cao sont utilises pour simplifier son travail dans un certain nombre de taches. Dans le domaine analogique, l'amplificateur operationnel est une cellule de base strategique pour la conception de circuits integres. Au cours du travail de these, nous avons developpe un logiciel de cao permettant de realiser automatiquement la premiere tache de synthese d'un amplificateur operationnel cmos en microelectronique, a savoir le choix d'un schema electrique non dimensionne en fonction des specifications d'un cahier des charges quelconque. Le prototype realise, appele synopa, s'appuie sur une methode originale d'evaluation numerique qui s'oppose radicalement aux systemes experts traditionnels utilisant des bases de connaissance symboliques (equations analytiques). Le principal avantage de synopa sur ses concurrents provient de son aptitude a evaluer finement les performances electriques d'un amplificateur operationnel vis a vis de chacune de ses caracteristiques (en regime continu, en regime de petits signaux et surtout en regime transitoire). Synopa s'insere en amont d'une chaine de cao developpee au cnet-cns dont la fonction est de realiser la synthese complete d'amplificateurs operationnels cmos (des specifications du cahier des charges au dessin des masques). La derniere partie de la these s'est orientee vers l'etude puis l'application d'une nouvelle structure cmos adaptee a la reduction des tensions d'alimentation et appelee circuit composite ; c'est une version amelioree du circuit cascode regule. En inserant plusieurs circuits composites dans un schema traditionnel d'amplificateur operationnel cmos utilise au cnet-cns, nous avons montre, a l'aide de simulations electriques, l'interet de cette nouvelle structure cmos face a la reduction des tensions d'alimentation (plus precisement pour v#d#d passant de 5 a 3 volts)