Abstract FR:

L'electronique associee aux detecteurs de particules du grand collisionneur de hadrons (lhc, actuellement en construction au cern), fonctionnera dans un environnement tres radioactif. Cette these propose une methodologie permettant de concevoir des circuits integres (cis) resistants aux radiations en utilisant une technologie cmos submicronique commerciale. Cette approche exploite la resistance intrinseque aux radiations des oxydes de grilles ultra minces, et utilise les transistors a geometrie ferme (enclosed layout transistors, elts) et les anneaux de garde pour empecher la creation, induite par l'irradiation, de courants de fuite. Pour verifier le niveau de tolerance aux radiations qui peut etre atteint avec l'approche proposee, plusieurs structures de test ont ete dessinees et testees avec differentes sources de radiations. Ces tests nous ont permis d'etudier les phenomenes physiques responsables des degats induits par les radiations, et leur possibles solutions. Ensuite, nous avons explore les caracteristiques particulieres des transistors a geometrie fermee et leur influence sur la conception de circuits integres complexes. La modelisation du rapport w/l, les asymetries (par exemple, dans la conductance de sortie) et la performance de l'appariement des elts n'avaient jamais ete etudiees auparavant. Nous avons aussi caracterise, avant et apres irradiation, la performance en bruit de la technologie cmos 0. 25 m qui est utilisee pour la conception de plusieurs cis pour les detecteurs du lhc. Finalement, deux cis concus avec la methodologie proposee sont presentes. Le premier est une memoire analogique, utilise pour verifier la tenue aux radiations de circuits a capacites commutees aux quels on a applique les techniques presentees. Le deuxieme est un ci qui serait utilise pour la lecture des signaux d'un des detecteurs du lhc. Les deux circuits ont ete irradies et ont supporte des doses tres elevees sans pratiquement montrer aucune degradation des performances.