Conception de processeurs arithmétiques redondants et en-ligne : algorithmes, architectures et implantations VLSI
Institution:
Grenoble INPGDisciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
L'utilisation des systemes classiques de notation dans des realisations d'algorithmes de calcul sur silicium se heurte au probleme incontournable de la propagation de la retenue. En effet, presque toutes les methodes visant a accelerer la propagation de la retenue, et donc le calcul, ne remettent pas en cause l'ecriture classique basee sur le fameux couple (bit, valeur binaire). Or l'arithmetique redondante est justement basee sur l'idee d'ecrire les nombres autrement afin d'eviter carrement la propagation de la retenue. Dans le cadre de cette these, nous nous interessons au developpement et a l'implantation d'algorithmes redondants. De telles realisations vlsi montrent les possibilites et surtout l'efficacite des notations redondantes. Nous etudions en particulier la conception de circuits vlsi implantant un algorithme de calcul des fonctions reelles par leurs developpements limites. Nous exposons egalement une realisation d'un algorithme en-ligne derive de cordic et donnant l'exponentielle et le logarithme complexes. Le circuit obtenu, saga, peut etre considere comme le premier coprocesseur arithmetique en-ligne