Abstract FR:

De nos jours, la realisation d'un systeme electronique heterogene compose de differents sous-systemes (logiciel, materiel, mecanique, etc) demarre par une specification de haut niveau qui est ensuite divisee en differentes parties modelisees en differents langages. Ces nouvelles methodes requierent donc de nouvelles techniques d'aide a la conception et de validation afin de reduire le temps de mise sur le marche. La verification par simulation de tels systemes consiste a simuler conjointement les differentes parties du systeme en utilisant les simulateurs appropries a leur type de modelisation. Ce type de simulation appele cosimulation doit etre realisable a tous les niveaux de la specification. Le sujet de cette these consiste a etudier un outil de validation par cosimulation. Cet outil doit pouvoir verifier un systeme complet tout au long de son flot de conception par simulation a l'aide de simulateurs concurrentiels communicants. Chaque partie du systeme est simulee, eventuellement sur une machine distante pour respecter la delocalisation des groupes de travail, mais surtout par un simulateur specifique a son domaine d'application. La cosimulation multiniveaux peut etre de deux types. Le premier est la cosimulation fonctionnelle. Elle permet une validation de l'interconnexion des sous systemes entre eux. Le second est la cosimulation temporelle. Elle permet d'ajouter a la cosimulation fonctionnelle une synchronisation en temps des differents simulateurs. L'interface de cosimulation a ete utilisee avec succes sur des applications industrielles, tout particulierement sur des exemples du monde automobile chez psa (peugeot citroen). Au niveau multilangage, elle permet actuellement d'inclure des langages tels que sdl, cossap, matlab, saber, vhdl et le c, beneficiant ainsi d'une variete de langages pour la specification.