Abstract FR:

Les performances du reseau de communication representent la principale limitation des machines paralleles a memoire distribuee. Cette these traite de l'etude et la realisation de reseaux d'interconnexion permettant l'amelioration des performances des communications dans les machines paralleles mimd a passage de messages. Plusieurs architectures sont proposees dans deux cas tres differents. Tout d'abord dans le cas d'une machine cellulaire dont le but est d'offrir une tres grande puissance de calcul en interconnectant un grand nombre de processeurs tres simples. Une premiere solution permet de repousser la limitation technologique que represente le nombre de plots par chip. Deux autres solutions sont utilisees dans le but de reduire la latence des communications distantes par modification de la topologie du reseau. L'evaluation des solutions est faite apres implementation complete du reseau d'interconnexion. Ensuite dans le cas d'une machine parallele formee a partir de stations de travail interconnectees a travers un reseau local utilisant des liens hauts debits (par ex. Atm). Les solutions proposees traitent de l'adaptation de l'atm au calcul parallele. Les points abordes sont la taille des messages, le mode de communication sans connexion, et le controle a l'acces. Un simulateur de reseau a ete developpe pour l'evaluation des solutions proposees. Dans les deux cas, des modeles analytiques sont developpes pour predire la latence du reseau et mieux analyser les resultats experimentaux