Abstract FR:

La presente these traite du test de circuits imprimes nus et en particulier de l'amelioration de la qualite du test par l'etude et l'optimisation des diverses parties du processus de test. En raison de l'evolution rapide de la micro-electronique et en particulier de la connectique (conditionnement des puces), les cartes electroniques sont de plus en plus complexes avec des circuits imprimes tres denses presentant des pistes de largeur inferieure a 100m et des pastilles rapprochees les unes des autres a moins de 200m. En outre et a raison de la finesse souhaitee par des contraintes electriques et electromagnetiques, les traces sont de plus en plus complexes. Ils sont d'autant plus complexes qu'ils sont encore representes par de vieux format comme le gerber (norme eia rs-274-d). En revanche, les moyens de test sont encore a la traine jusqu'a avoir actuellement un impact negatif sur la qualite du test. En effet, il devient impossible de tester les circuits actuels a 100% avec les moyens d'aujourd'hui. Cette these a pour objectif de contribuer a l'amelioration de la qualite du test de circuits imprimes nus en intervenant a 2 niveaux: - la preparation des donnees de test: elle correspond a une extraction 100% automatique de la liste des reseaux (ou equipotentielles) avec reconnaissance des points de test. Concretement il s'agissait de developper un outil logiciel base sur des techniques de traitement et d'analyse d'images bitmap ; - la prise d'information sur le circuit a tester: le but est de garantir l'acces a tous les points de test definis par l'extracteur de reseaux. Cette prise d'information est realisee par une interface appelee carte miroir (standard ou globale) (brevet imd). Elle permet de tester des circuits imprimes avec des points de test aussi rapproches que 200m par les testeurs traditionnels. Les solutions proposees sont en phase d'industrialisation par la societe imd pour leur validation et leur commercialisation