Abstract FR:

L'objet de cette étude est la conception d'une mémoire statique intégrée sur tranche (4. 5 mbits). Cette mémoire réalisée à partir de cellules de 64kbits est tolérante aux défauts de fin de fabrication. Des éléments en réserve remplacent les éléments défectueux à l'aide des connexions du type grille flottante fets ou fusible et antifusible. Le travail de recherche a consisté: -à étudier la faisabilité de cette mémoire -à définir l'architecture d'une telle mémoire en tenant compte du rendement -à définir une stratégie de test pour l'ensemble du circuit -à étudier les dispositifs de connexion/déconnexion qui permettront de réaliser physiquement la mémoire finale -à développer des algorithmes de configuration qui détermineront les groupes de cellules en paquets de 256kbits. Ce travail a été réalisé dans le cadre du projet Esprit-824. Un premier essai de fabrication a permis de caractériser les dispositifs de connexion. La mémoire de 4. 5 mbits a été envoyée en fabrication fin 1987