Abstract FR:

Cette these concerne le prototypage d'asic (ie, circuit a la demande) sur des composants programmables comme les fpgas (ie, field programmable gate-arrays). Par prototypage, nous entendons realisation sur une technologie differente (programmable) du design initial, ce qui permet par exemple la validation finale (asic). Pour prototyper un asic, il s'agit d'abord de resynthetiser le reseau booleen representant l'asic sur une cible programmable du type fpga (xilinx3000/4000, altera flex, et actel act1, act2, act3). Ceci exige un flot de migration et de resynthese robuste face a la complexite. Apres cette phase de migration, le reseau booleen representant l'asic doit etre partitionne sur plusieurs boitiers fpgas et les techniques de partitionnement adaptees a ce probleme representent l'essentiel de la contribution de cette these. Fondees sur la notion de cone fonctionnel, les methodes propose cherchent avant tout a respecter la structure fonctionnelle du circuit et seront bien adaptee au traitement des zones critiques. Trois methodes sont proposees ; methode ascendante/descendante et methode par attraction/repulsion. Enfin, un certain nombre de systeme industriels servant de support a des tests de prototypage (aptix, quickturn, zycad) sont presentes. Ce travail a ete developpe au servi du laboratoire csi de l'inpg, en collaboration avec la societe innovative synthesis technologies