thesis

Etude des dispositifs MOS de longueur de grille inférieure à 0,1 µm : vers les limites de l'intégration du CMOS sur silicium

Defense date:

Jan. 1, 1999

Edit

Institution:

Grenoble INPG

Disciplines:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

L'essor continu de l'industrie microelectronique au rythme de la loi de moore represente un enjeu technique et financier important. De ce fait, il est capital d'anticiper sur l'integration des technologies mos qui entreront en phase de production a l'horizon 2010. L'objectif principal de cette these est de demontrer la faisabilite de transistors mos de longueur de grille inferieure a 0,1 m sur silicium, en utilisant une architecture et des procedes essentiellement conventionnels : grille polysilicium, isolant de grille sio 2 et dopage par implantation ionique, notamment. L'accent est mis sur l'assemblage de lots de transistors nmos de longueur de grille 50 et 30 nm. On cherche egalement a mettre en evidence les eventuelles limites rencontrees, susceptibles de freiner l'integration des dispositifs sub-0,1 m. Apres une introduction (chapitre i), nous presentons au chapitre ii, outre des rappels theoriques concernant les dispositifs mos, les lois classiques de reduction d'echelle des transistors ; nous indiquons alors la strategie retenue pour cette etude : limitation de la reduction d'epaisseur de l'oxyde de grille, compensee par l'utilisation de poches. Au chapitre iii, nous examinons les points-clefs d'un assemblage a travers des etudes experimentales : source et drain, canal, oxyde de grille, poches ces etudes permettent de fixer les parametres technologiques pour l'assemblage des premiers lots nmos. Au chapitre iv, nous presentons les principaux resultats experimentaux obtenus sur quatre de ces lots. A l'issue de ce travail, nous disposons de transistors nmos de longueur de grille 50 et 30 nm fonctionnels, presentant notamment un bon controle des effets de canaux courts et un bon comportement en faible inversion. De plus, nous observons pour la premiere fois un effet de champ sur un transistor mos de longueur de grille 20 nm. Enfin, si diverses limites sont relevees (en caracterisation et en simulation, essentiellement), elles ne semblent par etre de nature a stopper l'integration des filieres sub-0,1 m.