thesis

Evaluation et optimisation de chemins combinatoires de circuits VLSI

Defense date:

Jan. 1, 1998

Edit

Institution:

Montpellier 2

Disciplines:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

Dans cette these nous avons developpe une nouvelle technique incrementale de classification de chemins pour traiter du probleme de la selection et de l'optimisation de chemins. Cette technique permet l'enumeration du chemin de plus long (court) delai par ordre decroissant (croissant). Elle travaille sur un nombre limite de chemins, ce nombre est precise par l'utilisateur, ce qui facilite l'application de differents criteres de sensibilisation et d'optimisation. Le critere de sensibilisation permet de distinguer un vrai chemin d'un faux. Les conditions de la sensibilisation statique sont obtenues en cherchant le vecteur d'entree capable d'activer le chemin correspondant. Le chemin critique est le chemin le plus long sensibilisable du circuit, sur lequel nous appliquons differents criteres d'optimisation. Pour cela, nous utilisons un algorithme de redimensionnement pour satisfaire les contraintes de delai (puissance). Cet algorithme redimensionne les portes appartenant au chemin classe a l'aide de la technique incrementale. Le critere de selection pour le redimensionnement est defini grace au facteur de charge, evalue pour chaque porte et valide comme etant une metrique robuste. Ce parametre associe aux valeurs de capacite de charge active, de diffusion et de routage, permet d'estimer les rapports de charge d'une porte. Les resultats obtenus ont permis de definir des profils de distribution du delai facilitant la gestion du compromis de l'optimisation vitesse-puissance. Les phases d'evaluation et d'optimisation sont implementees dans l'outil pops (performance optimization by path selection). La validation est faite par comparaison aux outils industriels de la famille epic et a la reference hspice.