Abstract FR:

Nous avons recherche les mecanismes de defaillance sur des memoires vives statiques developpees en technologie cmos silicium sur isolant. Pour realiser cette etude, nous avons etudie experimentalement le comportement de ces memoires sous flash photonique en developpant une procedure experimentale originale. L'analyse des resultats nous a permis d'emettre des hypotheses sur l'origine des mecanismes des dysfonctionnements, et d'observer l'influence du dessin de la cellule memoire et des decalages de masques durant le procede de fabrication sur le comportement de la memoire sous debit de dose. Nous avons confirme l'ensemble de ces resultats par simulation electrique en utilisant une nouvelle methode pour simuler les effets de debit de dose sur la memoire. Ce travail nous a permis de proposer des solutions au niveau de la conception pour ameliorer la tenue des memoires au debit de dose