Abstract FR:

L'augmentation du nombre de cellules d'interface dans les circuits a application specifique cmos haute performances, ainsi que l'acceleration des vitesses de commutation de ces cellules contribuent a elever le niveau des phenomenes parasites d'interface, accroissant ainsi le risque de disfonctionnement des circuits integres. Un moyen de reduire l'impact de ces phenomenes parasites est d'imposer un controle sur le temps de commutation des cellules de sortie. Une nouvelle methode de controle de la pente de sortie, la rendant independante de la charge appliquee, a ete mise au point. Son fonctionnement a ete modelise puis valide par des simulations electriques, ceci permettant de degager les parametres de conception d'une cellule d'interface a pente de sortie controlee. Une methodologie de conception s'appuyant sur la modelisation electrico-temporelle de la cellule a alors ete definie et a permis la realisation d'une telle cellule, validee sur silicium.