thesis

Modélisation des performances temporelles des circuits CMOS submicroniques au niveau porte logique

Defense date:

Jan. 1, 1997

Edit

Institution:

Montpellier 2

Disciplines:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

L'objectif de ce travail etait de proposer une modelisation analytique des performances temporelles des portes cmos submicroniques ayant une precision comparable a celle d'un simulateur electrique. Pour ce faire, une expression explicite du retard de l'inverseur cmos a d'abord ete obtenue en considerant les effets de rampe d'entree, de couplage capacitif entree sortie, ainsi que le courant de court-circuit. L'extension a des portes plus complexes a ete obtenue en utilisant une technique de reduction des reseaux serie. Pour des charges rc, nous montrons que le retard peut etre obtenu en ajoutant un terme de propagation que nous definissons au retard calcule en ne prenant en compte que la contribution capacitive de la charge. Enfin, les effets de basse tension et de temperature ont ete etudies a partir de mesures effectuees sur des oscillateurs specifiques. Dans le domaine des tres basses tensions les effets de temperature et de tension sont correles. Ceci a ete modelise par un terme de ponderation global. De plus, l'existence d'une valeur de tension d'alimentation pour laquelle les performances en vitesse deviennent independantes de la temperature a ete demontree.