Test en tension des courts-circuits en technologie CMOS
Institution:
Montpellier 2Disciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
Cette these traite de la modelisation des defaillances dues a la presence de particules accidentellement deposees sur un des masques de fabrication. Au niveau d'un circuit integre, ces defaillances se traduisent par la mise en relation de deux nuds independants dans le circuit sain. L'apparition de potentiels intermediaires et le caractere inconnu de la resistance de court-circuit constituent les caracteristiques principales de ces fautes. Dans une premiere hypothese considerant cette resistance comme nulle, un modele a ete developpe qui permet par simple comparaison de dimensions de transistors de connaitre la valeur logique a propager dans le circuit. Le second modele developpe dans l'hypothese de resistance non nulle, prend en compte implicitement cette resistance inconnue. La definition d'intervalles parametriques permet de determiner la probabilite de detection de chaque faute. Ces deux nouveaux modeles couvrent la grande majorite des courts-circuits avec une representativite et une maniabilite excellentes